#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-164854

(43)公開日 平成10年(1998) 6月19日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ					
H 0 2 M	7/48		H 0 2 M	7/48	1	M		
					•	Q		
H 0 2 H	7/122		H 0 2 H	7/122	:	Z		
	9/04			9/04	В			
			審査請求	未請求	請求項の数 6	OL	(全 8	頁)
(21)出願番号		特願平8-315822	(71)出願人	000005108				
				株式会社	生日立製作所			
(22)出願日		平成8年(1996)11月27日	成8年(1996)11月27日 東京都千代田区神田駿河				目6番	地
			(72)発明者	大出 2	左			
				茨城県[	日立市大みか町3	打目2	番1号	株
				式会社日	日立製作所大みな	小工場内	4	
			(72)発明者	相山	<b>祭</b>			
				茨城県[	日立市大みか町3	订目2	番1号	株
				式会社日	日立製作所大みな	工場内	4	
			(72)発明者	岡松 方	<b>支俊</b>			
				茨城県E	日立市大みか町五	订目2	番1号	株
				式会社日	日立製作所大みか	工場内	3	
			(74)代理人	弁理士	鵜沼 辰之			
						最	終頁に	売く

### (54) 【発明の名称】 電力変換器

#### (57)【要約】

【課題】 スイッチング素子に過電圧が印加されるのを 防止すること。

【解決手段】 トランジスタ3A~3Dを流れる電流をそれぞれ短絡検出・遮断回路5A、5Bと短絡検出回路6A、6Bで監視して電源短絡を検出し、電源短絡検出時には、短絡検出・遮断回路5A、5Bの遮断動作およびゲート制御部16からのゲート信号に従って、トランジスタ3A、3Dを通常のタイミングよりも遅いタイミングでオフにし、その後、トランジスタ3B、3Cのうち一方をオンに、他方を、通常のタイミングよりも遅いタイミングでオフにする。

BEST AVAILABLE COPY

#### 【特許請求の範囲】

互いに直列接続された複数の直流電源の 【請求項1】 正側端子と負荷に接続される出力端子との間に挿入され て互いに直列に接続された正側主スイッチング素子およ び正側補助スイッチング素子と、前記直流電源の負側端 子と前記出力端子との間に挿入されて互いに直列に接続 された負側主スイッチング素子および負側補助スイッチ ング素子と、正側主スイッチング素子と正側補助スイッ チング素子との正側接続点をカソード側とし、前記複数 の直流電源が互いに直列接続された中性点をアノード側 として前記正側接続点と前記中性点とに接続された正側 整流素子と、負側主スイッチング素子と負側補助スイッ チング素子との負側接続点をアノード側とし、前記中性 点をカソード側として前記負側接続点と前記中性点とに 接続された負側整流素子と、前記各スイッチング素子に 逆並列接続された複数のフリーホイール整流素子と、制 御パターンのモードに従ったタイミングで各スイッチン グ素子のスイッチング動作を制御して3レベルの変換出 力を発生させるスイッチング制御手段とを備え、前記正 側主スイッチング素子が前記直流電源の正側端子に接続 され、前記正側補助スイッチング素子が前記出力端子に 接続され、前記負側主スイッチング素子が前記直流電源 の負側端子に接続され、前記負側補助スイッチング素子 が前記出力端子に接続された電力変換器において、 負荷電流の異常を検出する負荷電流異常検出手段と、負 荷電流異常検出手段の検出出力に応答して制御パターン のモードによらず前記正側主スイッチング素子と前記負 側主スイッチング素子をオフにするとともにその後前記 正側補助スイッチング素子と負側補助スイッチング素子 のうち一方をオンに他方をオフにする補助スイッチング 30 制御手段とを備えていることを特徴とする電力変換器。

1

【請求項2】 互いに直列接続された複数の直流電源の 正側端子と負荷に接続される出力端子との間に挿入され て互いに直列に接続された正側主スイッチング素子およ び正側補助スイッチング素子と、前記直流電源の負側端 子と前記出力端子との間に挿入されて互いに直列に接続 された負側主スイッチング素子および負側補助スイッチ ング素子と、正側主スイッチング素子と正側補助スイッ チング素子との正側接続点をカソード側とし、前記複数 の直流電源が互いに直列接続された中性点をアノード側 40 として前記正側接続点と前記中性点とに接続された正側 整流素子と、負側主スイッチング素子と負側補助スイッ チング素子との負側接続点をアノード側とし、前記中性 点をカソード側として前記負側接続点と前記中性点とに 接続された負側整流素子と、前記各スイッチング素子に 逆並列接続された複数のフリーホイール整流素子と、制 御パターンのモードに従ったタイミングで各スイッチン グ素子のスイッチング動作を制御して3レベルの変換出 力を発生させるスイッチング制御手段とを備え、前記正 側主スイッチング素子が前記直流電源の正側端子に接続 50

され、前記正側補助スイッチング素子が前記出力端子に接続され、前記負側主スイッチング素子が前記直流電源の負側端子に接続され、前記負側補助スイッチング素子が前記出力端子に接続された電力変換器において、

前記複数の直流電源のうち少なくとも一方の直流電源の短絡を検出する短絡検出手段と、短絡検出手段の検出出力に応答して制御パターンのモードによらず前記正側主スイッチング素子と前記負側主スイッチング素子をオフにするとともにその後前記正側補助スイッチング素子と負側補助スイッチング素子のうち一方をオンに他方をオフにする補助スイッチング制御手段とを備えていることを特徴とする電力変換器。

【請求項3】 互いに直列接続された複数の直流電源の 正側端子と負荷に接続される出力端子との間に挿入され て互いに直列に接続された正側主スイッチング素子およ び正側補助スイッチング素子と、前記直流電源の負側端 子と前記出力端子との間に挿入されて互いに直列に接続 された負側主スイッチング素子および負側補助スイッチ ング素子と、正側主スイッチング素子と正側補助スイッ チング素子との正側接続点をカソード側とし、前記複数 の直流電源が互いに直列接続された中性点をアノード側 として前記正側接続点と前記中性点とに接続された正側 整流素子と、負側主スイッチング素子と負側補助スイッ チング素子との負側接続点をアノード側とし、前記中性 点をカソード側として前記負側接続点と前記中性点とに 接続された負側整流素子と、前記各スイッチング素子に 逆並列接続された複数のフリーホイール整流素子と、制 御パターンのモードに従ったタイミングで各スイッチン グ素子のスイッチング動作を制御して3レベルの変換出 力を発生させるスイッチング制御手段とを備え、前記正 側主スイッチング素子が前記直流電源の正側端子に接続 され、前記正側補助スイッチング素子が前記出力端子に 接続され、前記負側主スイッチング素子が前記直流電源 の負側端子に接続され、前記負側補助スイッチング素子 が前記出力端子に接続された電力変換器において、

前記複数の直流電源のうち少なくとも一方の直流電源の短絡を検出する短絡検出手段と、負荷電流の異常を検出する負荷電流異常検出手段と、短絡検出手段の検出出力と負荷電流異常検出手段の検出出力のうち少なくとも一方の検出出力に応答して制御パターンのモードによらず前記正側主スイッチング素子と前記負側主スイッチング素子をオフにするとともにその後前記正側補助スイッチング素子と負側補助スイッチング素子のうち一方をオンに他方をオフにする補助スイッチング制御手段とを備えていることを特徴とする電力変換器。

【請求項4】 補助スイッチング制御手段は、短絡検出 手段による短絡検出時にはオフすべきスイッチング素子 を制御パターンのモードによって設定されたタイミング よりも遅いタイミングでオフしてなることを特徴とする 請求項1、2または3記載の電力変換器。



【請求項5】 補助スイッチング制御手段は、短絡検出手段による短絡検出時には、制御パターンのモードまたは負荷電流の方向を判別し、この判別結果を基に、正側補助スイッチング素子と負側補助スイッチング素子のうち一方をオンに他方をオフにしてなることを特徴とする請求項1、2、3または4記載の電力変換器。

【請求項6】 短絡検出手段は、各スイッチング素子の電流が負荷電流異常値よりも大きいことをそれぞれ検出する複数の電流検出手段から構成されてなることを特徴とする請求項1、2、3、4または5記載の電力変換器。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、電力変換器に係 り、特に、3レベルインバータとして用いるに好適な電 力変換器に関する。

#### [0002]

【従来の技術】インバータとしては、1相あたり2個の スイッチング素子を設けたものと、1相あたり4個のス イッチング素子を設けたいわゆる3レベルインバータが 20 知られている。3レベルインバータは、4個のスイッチ ング素子のうち3個のスイッチング素子が同時にオンに なると電源短絡となってスイッチング素子を損傷する恐 れがあるところから、電源短絡等からスイッチング素子 を保護するための機能を備えたものが提案されている。 例えば、特開平6-327262号公報に記載されてい るように、直流母線の高圧側に接続されたスイッチング 素子の電流と、低圧側に接続されたスイッチング素子の 電流をそれぞれ検出する電流検出手段を設け、いずれか の電流検出手段によって過電流が検出されたときには、 4個のスイッチング素子のうち直流母線の高圧側に接続 されたスイッチング素子と直流母線の低圧側に接続され たスイッチング素子をともにオフにし、その後、出力端 子側に接続された2個のスイッチング素子をオンにする ものが提案されている。このような構成を採用すると、 過電流が検出されたときでも、単一のスイッチング素子 に直流母線(直流電源)の全電圧が印加されるのを防止 することができる。

#### [0003]

【発明が解決しようとする課題】従来技術では、過電流 40 検出時に、直流電源に直接接続された2個のスイッチング素子をオフにした後、出力端子に直接接続された2個のスイッチング素子をともにオンにしているため、このとき、直流電源に直接接続されたスイッチング素子がブレークダウンすると、電源短絡の継続によってスイッチング素子の損傷が拡大する恐れがある。また電源短絡が発生したときには、スイッチング素子には過大な電流が流れるが、このときスイッチング素子を高速で遮断すると、di/dtが大きいので、配線インダクタンスによって発生する過電圧によってスイッチング素子がブレー 50

クダウンする恐れがある。

【0004】本発明の目的は、異常時にスイッチング素子に過電圧が印加されるのを防止することができる電力変換器を提供することにある。

4

#### [0005]

【課題を解決するための手段】前記目的を達成するため に、本発明は、互いに直列接続された複数の直流電源の 正側端子と負荷に接続される出力端子との間に挿入され て互いに直列に接続された正側主スイッチング素子およ 10 び正側補助スイッチング素子と、前記直流電源の負側端 子と前記出力端子との間に挿入されて互いに直列に接続 された負側主スイッチング素子および負側補助スイッチ ング素子と、正側主スイッチング素子と正側補助スイッ チング素子との正側接続点をカソード側とし、前記複数 の直流電源が互いに直列接続された中性点をアノード側 として前記正側接続点と前記中性点とに接続された正側 整流素子と、負側主スイッチング素子と負側補助スイッ チング素子との負側接続点をアノード側とし、前記中性 点をカソード側として前記負側接続点と前記中性点とに 接続された負側整流素子と、前記各スイッチング素子に 逆並列接続された複数のフリーホイール整流素子と、制 御パターンのモードに従ったタイミングで各スイッチン グ素子のスイッチング動作を制御して3レベルの変換出 力を発生させるスイッチング制御手段とを備え、前記正 側主スイッチング素子が前記直流電源の正側端子に接続 され、前記正側補助スイッチング素子が前記出力端子に 接続され、前記負側主スイッチング素子が前記直流電源 の負側端子に接続され、前記負側補助スイッチング素子 が前記出力端子に接続された電力変換器において、負荷 電流の異常を検出する負荷電流異常検出手段と、負荷電 流異常検出手段の検出出力に応答して制御パターンのモ ードによらず前記正側主スイッチング素子と前記負側主 スイッチング素子をオフにするとともにその後前記正側 補助スイッチング素子と負側補助スイッチング素子のう ち一方をオンに他方をオフにする補助スイッチング制御 手段とを備えていることを特徴とする電力変換器を構成 したものである。

【0006】電力変換器を構成するに際しては、負荷電流異常検出手段の代わりに、複数の直流電源のうち少なくとも一方の直流電源の短絡を検出する短絡検出手段を設け、補助スイッチング制御手段として、短絡検出手段の検出出力に応答して制御パターンのモードによらず、正側スイッチング素子と負側主スイッチング素子をオフにするとともに、その後、正側補助スイッチング素子と負側補助スイッチング素子のうち一方をオンに他方をオフにする機能を備えたもので構成することができる。

【0007】また電力変換器を構成するに際しては、前記負荷電流異常検出手段と、短絡検出手段と、短絡検出手段と負荷電流異常検出手段の検出出力に応答して各主スイッチング素子をともにオフにするとともに、その

30

6

後、各補助スイッチング素子のうち一方をオンに、他方 をオフにする機能を備えたもので構成することができ る。

【0008】前記各電力変換器を構成するに際しては、以下の要素を負荷することができる。 (1)補助スイッチング制御手段は、短絡検出手段による短絡検出時にはオフすべきスイッチング素子を制御パターンのモードによって設定されたタイミングよりも遅いタイミングでオフしてなる。

【0009】(2)補助スイッチング制御手段は、短絡 10 検出手段による短絡検出時には、制御パターンのモード または負荷電流の方向を判別し、この判別結果を基に、 正側補助スイッチング素子と負側補助スイッチング素子 のうち一方をオンに他方をオフにしてなる。

【0010】(3) 短絡検出手段は、各スイッチング素子の電流が負荷電流異常値よりも大きいことをそれぞれ 検出する複数の電流検出手段から構成されてなる。

【0011】前記した手段によれば、負荷電流の異常時、直流電源の短絡検出時には、各主スイッチング素子がともにオフに制御されるとともに、その後に、各補助スイッチング素子のうち一方がオンに、他方がオフに制御されるので、この制御の過程で、主スイッチング素子のいずれかブレークダウンしても、オフとなった補助スイッチング素子によって電源短絡が防止される。このため、スイッチング素子に過電圧が印加されるのを防止することができる。また電源短絡検出時には、制御パターンのモードに従ったタイミングよりも遅いタイミングでスイッチング素子をオフすることで、配線インダクタンスにより発生する過電圧によってスイッチング素子がブレークダウンするのを防止することができる。

#### [0012]

【発明の実施の形態】以下、本発明の一実施形態を図面 に基づいて説明する。

【0013】図1は本発明の一実施形態を示す電力変換 器の全体構成図である。図1において、電力変換器は、 3相用の3レベルインバータとして構成されており(但 し、図1では1相分のみの構成を示している。)、直流 電源1A、1Bに接続されている。直流電源1A、1B はそれぞれ互いに直列に接続され、直列接続点が中性点 Oとして接地されている。そして直流電源1Aの正側端 40 子と直流電源1Bの負側端子との間に、自己消弧型スイ ッチング素子として4個のIGBT (Insulate d Gate Bipolar Transisto r:以下、単にトランジスタと称する。) 3A、3B、 3C、3Dが互いに直列に接続されて挿入されている。 トランジスタ3Aは正側主スイッチング素子として、正 側補助スイッチング素子としてのトランジスタ3Bと互 いに直列されており、トランジスタ3Aのコレクタが直 流電源1Aの正側端子に接続され、トランジスタ3Bの エミッタが出力端子10に接続されている。またトラン 50

ジスタ3Aと3Bとの直列接続点となる正側接続点12には、中性点Oに接続されたクランプダイオード2Aが接続されている。トランジスタ3Cは負側補助スイッチング素子として、負側主スイッチング素子としてのトランジスタ3Dと互いに直列に接続されており、トランジスタ3Cのコレクタが出力端子10に接続され、トランジスタ3Dのエミッタが直流電源1Bの負側端子に接続されている。またトランジスタ3Cと3Dとの直列接続点となる負側接続点14には、中性点Oに接続されたクランプダイオード2Bが接続されている。さらに各トランジスタ3A~3Dにはフリーホイール整流素子としてのフリーホイールダイオード4A~4Dが逆並列接続されている。

【0014】トランジスタ3A、3Dにはそれぞれ短絡 検出・遮断回路5A、5Bがそれぞれ設けられており、 トランジスタ3B、3Cにはそれぞれ短絡検出回路6 A、6Bがそれぞれ設けられている。短絡検出・遮断回 路5A、5Bはそれぞれトランジスタ3A、3Dの正負 電極間の電圧(コレクタとエミッタ間の電圧)に対応し た電流を基に各トランジスタ3A、3Dに流れる電流が 負荷電流異常値よりも大きいことを検出する電流検出手 段としての機能を備えているとともに、電流検出手段の 検出値から電源短絡を検出する短絡検出手段としての機 能を備えている。さらに短絡検出・遮断回路5A、5B は、短絡検出時に、ゲート制御部16の制御パターンの モードで設定されたタイミングよりも遅いタイミングで トランジスタ3A、3Dを遮断する機能を備えている。 【0015】一方、短絡検出回路6A、6Bは、トラン ジスタ3B、3Cの正負主電極間 (エミッタとコレクタ 間の電圧)の電圧に対応した電流が負荷電流異常値より も大きいことを検出する電流検出手段としての機能を備 えているとともに、電流検出手段の検出出力から電源短 絡を検出する短絡検出手段としての機能を備えている。 そして短絡検出・遮断回路5A、5Bと短絡検出回路6 A、6Bはそれぞれゲート制御部16に接続されてい る。このゲート制御部16には、出力端子10と負荷と を結ぶ回路を流れる電流を検出する負荷電流検出器18 の検出電流が入力されている。

【0016】ゲート制御部16は、オンオフ制御部2 0、ORゲート22、ラッチ回路24、比較器26、ラッチ回路28を備えて構成されている。ORゲート22 には短絡検出・遮断回路5A、5Bと短絡検出回路6 A、6Bの検出出力が入力されており、いずれかの検出 出力に応答してハイレベルの信号をラッチ回路24を介してオンオフ制御部20に出力するようになっている。 比較器26は負荷過電流設定値(負荷電流異常値)30 と負荷電流検出器18の検出電流とを比較し、検出電流 が負荷過電流設定値30を越えたときに負荷電流の異常 を示すハイレベルの信号をラッチ回路28を介してオン オフ制御部20に出力するようになっている。すなわち 負荷電流検出器18、比較器26は負荷電流検出手段と して構成されている。

【0017】オンオフ制御部20は、短絡検出・遮断回路5A、5Bを介してトランジスタ3A、3Dのゲートに接続されているとともに、トランジスタ3B、3Cのゲートに直接接続されている。このオンオフ制御部20は、制御パターンのモードにしたがったタイミングで各トランジスタ3A~3Dのスイッチング動作を制御して3レベルの変換出力を発生させるスイッチング制御手段として構成されている。例えば、図2に示すように、モ10ード1では、トランジスタ3Dをオフにし、トランジスタ3Bをオンにした状態で、トランジスタ3A、3Cを交互にオンオフ制御し、モード2では、トランジスタ3Aをオフにし、トランジスタ3Cをオンにした状態で、トランジスタ3B、3Dを交互にオンオフ制御し、出力端子10に交流の正弦波信号を発生させるようになっている。

【0018】またオンオフ制御部20は、短絡検出・遮 断回路5A、5Bのうち遮断回路とともに補助スイッチ ング手段として構成されており、ラッチ回路24、28 からの検出出力に応答して、制御パターンのモードによ らずトランジスタ3A、3Dをオフにするとともに、そ の後、トランジスタ3B、3Cのうち一方をオンに、他 方をオフに制御するようになっている。そしてオンオフ 制御部20のうちトランジスタ3B、3Cのゲートにゲ ート信号を供給する回路には、制御回路32が設けられ ているとともに、時定数回路として、ダイオードD1、 抵抗R1、R2、R3、スイッチS1、コンデンサC1 が設けられている。スイッチS1は正常動作時にはオン になっており、トランジスタ3B、3Cをオンにすると きのゲート信号はダイオードD1、抵抗R1、R2、R 3、スイッチS1、コンデンサC1を介して各トランジ スタに供給される。このとき抵抗R1、R2、R3は並 列接続され、抵抗R1、R3が小さいので時定数は小さ くなる。そしてトランジスタ3B、3Cを正常時にオフ にするときには、ゲート信号は負の電圧となるため、抵 抗R2、R3のみが並列接続された状態となるが、抵抗 R3の抵抗値が小さいので、時定数は小さい。

【0019】一方、短絡検出時には、スイッチS1がオフとなるため、短絡検出時にトランジスタ3B、3Cを 40オフにするときには、負の電圧となるゲート信号の時定数は抵抗R2とコンデンサC1で定まり、この時定数は正常時におけるオフの時定数よりも大きくなる。このため、短絡時に、トランジスタ3B、3Cをオフにするときには、大電流を遮断する場合でも、正常時に比べて遅いタイミングでオフになり、トランジスタ3B、3Cを安全に遮断することができる。

【0020】次に、図1に示す3レベルインバータの動作を図4および図5に従って説明する。

【0021】まず、3レベルインバータが図2に示すモ 50 め、トランジスタ3Bがオフとなる。

8 ード1に従って動作しているときには、図4 (A) に示 すように、トランジスタBがオンになっている状態で、 トランジスタ3A、3Cが交互にオンオフする。このと き電流「Lはインバータから負荷に向かって流れる。そ してトランジスタ3B、3Cがオンしているときに、ト ランジスタ3Aがブレークダウンすると、図4 (B) に 示すように、トランジスタ3A、3B、3Cが全てオン になるので、直流電源 1 A の両端が短絡したことにな る。電源短絡が生じ、短絡検出・遮断回路5A、短絡検 出回路6A、6Bのうちいずれかによって電源の短絡が 検出されると、トランジスタ3A、3Bをオフにした 後、制御パターンのモードで指定されたタイミングより も遅いタイミングで、トランジスタ3Cがオフになる。 このときトランジスタ3日はオン状態に維持される。す なわち、トランジスタ3B、3Cのうちいずれかをオン に、いずれかをオフにするに際して、制御パターンのモ ードの判別または負荷電流が出力端子10から負荷側に 流れていることを判別してトランジスタ3Cをオフにす る。トランジスタ3Cが遮断された後は、図4(B)に 示すような状態で電流が流れる。このため、トランジス タ3B、3Cがオンになっているときに、トランジスタ 3 A が ブレーク ダウンしても、トランジスタ 3 C がオフ になるので、直流電源1Aの両端が短絡するという電源 短絡が継続されるのを防止することができ、トランジス タ3Aのブレークダウンによって他のトランジスタが連 鎖的に破壊するのを防止することができる。すなわちト ランジスタ3Aのブレークダウンによって他のトランジ スタに過電圧が印加されるのを防止することができる。 【0022】次に、3レベルインバータが図2に示すモ ード2に従って動作しているときには、図5 (A) に示 すように、トランジスタ3Aがオフで、トランジスタ3 Cがオフになっているときに、トランジスタ3B、3D が交互にオンオフし、負荷から直流電源1B側に電流1 Lが流れる。そしてトランジスタ3B、3Cがオン状態 にあるときにトランジスタ3Dがブレークダウンする と、トランジスタ3B、3C、3Dが同時にオンになっ たことに相当し、直流電源1Bの両端が短絡し、電源短 絡状態となる。この電源短絡が短絡検出回路6A、6 B、短絡検出・遮断回路5Bのいずれかによって検出さ れると、トランジスタ3A、3Dが制御パターンに従っ たタイミングよりも遅れたタイミングでオフになる。そ の後、トランジスタ3B、3Cのうちトランジスタ3C がオンに、トランジスタ3Bがオフになる。この場合 も、制御パターンのモードによって設定された通常のタ イミングよりも遅いタイミングでトランジスタ3Bがオ フになる。またトランジスタ3B、3Cのうち一方をオ フに選択するに際しては、制御パターンのモード2を判 別するか負荷電流の流れる方向を判別して行なう。この 場合、負荷電流が負荷から電源1B側に流れているた

【0023】このように、トランジスタ3B、3Cがオ ンになっているときに、トランジスタ3Dがブレークダ ウンしたときには、トランジスタ3Aをオフにした後、 トランジスタ3Cをオンに、トランジスタ3Bを通常よ りも遅いタイミングでオフにしているため、電源短絡が 継続されるのを防止することができるとともに、ブレー クダウンを起こしたトランジスタ3D以外の他のトラン ジスタに過電圧が印加されるのを防止することができ る。

【0024】また前記実施形態においては、電源短絡時 10 ための波形図である。 の動作について説明したが、負荷電流の異常時において も、トランジスタ3A、3Dをオフにした後、トランジ スタ3B、3Cのうち一方をオンに、他方をオンにする ことで、電源短絡が継続されるのを防止することがで き、負荷電流の異常時に、トランジスタ3A~3Dに過 電圧が印加されるのを防止することができるとともに電 源短絡が継続されるのを防止することができ、トランジ スタの連鎖的な破壊を防止することができる。

【0025】また前記実施形態においては、スイッチン グ素子としてIGBTを用いたものについて述べたが、 自己消弧型の素子として、例えば、ゲート・オフ・サイ リスタ (GTO)、電界効果トランジスタ (FET) 等 を用いることができる。そしてGTO等の素子のときに は、電源短絡時や負荷電流の異常時、オフにすべき素子 のタイミングを通常のタイミングよりも遅くすることな くオフにすることもできる。

## [0026]

【発明の効果】以上説明したように、本発明によれば、 電源短絡時あるいは負荷電流の異常時に、各正負主スイ ッチング素子をオフにし、その後、正負補助スイッチン 30 グ素子のうち一方をオンに、他方をオフにするようにし たため、電源短絡が継続されるのを防止することができ るとともにスイッチング素子に過電圧が印加されるのを 防止することができ、スイッチング素子の信頼性の向上 に寄与することができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態を示す電力変換器の全体構 成図である。

【図2】図1に示す電力変換器の制御モードを説明する

【図3】時定数回路の構成説明図である。

【図4】モード1の動作を説明するための説明図であ

【図5】モード2の動作を説明するための説明図であ

#### 【符号の説明】

1A、1B 直流電源

2A、2B クランプダイオード

3A, 3B, 3C, 3D IGBT

4A、4B、4C、4D フリーホイールダイオード

5A、5B 短絡検出·遮断回路

6A、6B 短絡検出回路

16 ゲート制御部

負荷電流検出器 1 8

20 オンオフ制御部


22 ORゲート

24 ラッチ回路


2.6 比較器

28 ラッチ回路


#### 【図2】




【図1】




[図4]



【図3】



【図5】



## フロントページの続き

## (72)発明者 立川 真

茨城県日立市大みか町五丁目2番1号 株 式会社日立製作所大みか工場内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMÁGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.